odpowiedzi egzamin

4 Pages • 854 Words • PDF • 85.2 KB
Uploaded at 2021-09-24 14:38

This document was submitted by our user and they confirm that they have the consent to share it. Assuming that you are writer or own the copyright of this document, report to us by using this DMCA report button.


Test A 1. Procesor z rodziny ARM: -jest układem o złożonej architekturze CISC (Complex Instruction Set Computer) -jest układem o zredukowanej liczbie rozkazow RISC (reduced Instruction Set Komputer) -posiada 8 bitowa magistrale adresowa -posiada kilka rejestrow statusowych CPSR (Current Program Status Register) 2. Rejestry procesora zrealizowane sa w postaci: -szybkiej pamieci magnetycznej -przerzutnikow pamieci SRAM -szybkiej pamieci dynamicznej -uproszczonych kart perforowanych 3. Pamiesci statyczne RAM (Static Random Access Memory) -sluza miedzy innymi do przechowywania tymczasowych wynikow obliczen -charakteryzuja się krotkim czasem dostępu i niewielkim poborem energii -posiadaja linie CS służąca do wyboru układu pamieci -sa rzadko wykorzystywane w systemach wbudowanych ze względu na duzy koszt produkcji 4. Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy: -zostanie zgloszone przerwanie -procesor rozpocznie wykonywanie nieznanego rozkazu -procesor wykona operacje zapisu rejestru CPSR pracując w trybie USER -podczas wystapienia wyjatku związanego z dostępem do pamieci 5. Rejestr statusowy CPSR (Current Program Status Register) procesora ARM: -umozliwia globalne wylaczenie przerwan IRQ -umozliwia globalne wlaczenie przerwan FIQ -umozliwia zmiane trypu pracy -umozliwia zgłoszenie wyjatku Abort 6. Port komputera z wyjsciem typu otwarty dren: -jest wyposażony w dwa komplementarne tranzystory MOS (z kanalem n oraz z kanalem p) -wymaga uzycia rezystora podciągającego -wymaga zasilania napieciem przemiennym -jest wykorzystywany w interfejsie I2C

Test B 1 Mikroprocesor to układ cyfrowy: Wyposazony w jedostke arytmetyczno-logiczna ALU Wyposazony w pamiec programu Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych Wyposazony w rejestry konfiguracyje, adresowe, danych 2 Cechy architektury harwardzkiej:

Rozkazy i dane przechowywane sa w tej samej pamieci Nie da sie rozróżnic danych o rozkazow (instrukcji) Mozliwosc pracy rownoleglej ? jednoczesny odczyt danych z pamieci programu oraz danych Czesto stosowana w mikrokontrlerach jednoukladowych 3 Pamieci statyczne RAM Charakteryzuja sie nieulotnoscia przechowywanej informacji Sa zbudowane z przerzutnikow bistabilnych Sluza do buforowania danych np bufory FIFO, LIFO Moga byc kasowane wylacznie swiatlem ultrafioletowym 4 Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku gdy: Zostaje zgloszone przerwanie Processor rozpocznie wykonywanie nieznanego rozkazu Processor wykona operacje zapisu rejestru CPSR pracuja w trybie USER Podczas wystapienia wyjatku zwiazanego z dostepem do pamiecia 5 rejestr statusowy CPSR procesora ARM: Zawiera informacje o biezacym trybie pracy thumb/ARM Umozliwia zmiane trybu pracy Umozliwia globalne maskowanie przerwan FIQ Umozliwia zgloszenie wyjatku RESET 6 Interfejs zgodny ze standardem EIA RS-232 Umozliwia realizacje transmisji rownoleglej Umozliwia realizacje transmisji szeregowej Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full0-duplex Umozliwia realizacje transmisji różnicowej 7 Ramka danych interfejso\u zgodnego ze standardem EIA RS-232 moze skladac sie z: 8 bitow danych 12 bitow danych Pojedynczego bita stopu Podwojnego bita stopu 8Standard I2C: Umozliwia realizacje transmisji rownoleglej Umozliwia realizacje transmisji szeregowej Obsluge kilku urzadzen podrzednych Umozliwia realizacje transmisji roznicowej 9 interfejs SPI: Umozliwia realizacje transmisji master slave Umozliwia realizacje transmisji multi-master-slave Umozliwia realizacje transmisji master multi slave Do transmisji potrzebuje przynajmniej trzy sygnaly(nie liczac sygnalu masy) 10 Standard USB: Umozliwia dolaczenie do 127 urzadzena do magistrali

Umozliwia automatyczna korelacje bledow Umozliwia transmisje danych w trybie izochronicznym Umozliwia realizacje transmisji o szybkosci d o5 gb/s Test c 1. Mikroprocesor to układ cyfrowy: - wyposażony w magistralę adresową i danych - obsługujący przerwania zewnętrzne i danych - zbudowany z analogowej jednostki logicznej ALU - komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral 2. Cechy architektury von Neumanna: - rozkazy i dane przechowywane są w tej samej pamięci - nie da się rozróżnić danych od rozkazów (instrukcji) - możliwość pracy równoległej jednoczesny odczyt danych z pamięci programu oraz danych - często stosowana w mikrokontrolerach jednoukładowych 3. Tryb pracy Abort procesora ARM wykorzystywany jest w przypadku, gdy: - zostanie zgłoszone przerwanie - procesor rozpocznie wykonywanie nieznanego rozkazu - procesor wykona operację zapisu rejestru CPSR pracując w trybie User - podczas wystąpienia wyjątku związanego z dostępem do pamięci 4. Rejestr statusowy CPSR (Current Program Status Register) procesora ARM - zawiera informację o bieżącym trybie pracy Jazelle/ARM - zawiera flagi statusu wykonanych operacji N, Z, C, V - umożliwia globalne maskowanie przerwania FIQ - umożliwia zgłoszenie wyjątku UNDEF 5. Rejestry procesora: - stanowią najwyższy szczebel w hierarchii pamięci (najszybszy dostęp) - realizowane są w postaci przerzutników dwustanowych - służą zwykle do przechowywania skomplikowanych struktur danych (tablice) - rejestry mapowane na przestrzeń pamięci przechowują ustawienia urządzeń peryferyjnych 6. Standard I2C: - umożliwia realizację transmisji równoległej - umożliwia realizację transmisji szeregowej - umożliwia realizację transmisji w obu kierunkach jednocześnie (full-duplex) - umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex) 7. Interfejs SPI (Serial Peripheral Interface): - umozliwia realizację transmisji master-multi-slave - do transmisji potrzebuje przynajmniej trzy sygnały (nie licząc sygnału masy) - umożliwia obsługę kilku urządzeń podrzędnych - umożliwia realizację transmisji różnicowej

8. Interfejs zgodny ze standardem EIA RS-232: - umożliwia realizację transmisji równoległej - umożliwia realizację transmisji szeregowej - umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex) - umożliwia obsługę kilku urządzeń podrzędnych 9. Ramka danych interfejsu zgodnego ze standardem EIA RS-232 może składać się z: - pojedynczego bitu startu - podwójnego bitu startu - pojedynczego bitu stopu - podwójnego bitu stopu 10. Standard USB (Universal Serial Bus) - umożliwia dołączenie do 127 urządzeń do magistrali - umożliwia automatyczną korekcję błędów - umożliwia transmisję danych w trybie Low lub Full Speed - umożliwia dostarczenie napięcia zasilającego 12 V
odpowiedzi egzamin

Related documents

4 Pages • 854 Words • PDF • 85.2 KB

0 Pages • 1,671 Words • PDF • 619.1 KB

39 Pages • 10,728 Words • PDF • 2.4 MB

14 Pages • 4,582 Words • PDF • 116.3 KB

3 Pages • 567 Words • PDF • 614.6 KB

1 Pages • 150 Words • PDF • 1.4 MB

14 Pages • 1,398 Words • PDF • 1.6 MB

58 Pages • 2,905 Words • PDF • 1.7 MB

12 Pages • 1,554 Words • PDF • 1.3 MB

0 Pages • 5,740 Words • PDF • 143.4 KB